ORSAY
Série A
N° d'ordre

158

THESE

PRESENTEE

A L'UNIVERSITE DE PARIS-SUD
CENTRE D'ORSAY

POUR OBTENIR

LE TITRE DE DOCTEUR D'UNIVERSITE

par

Yves PRANAL

DISPOSITIF D'ACQUISITION ET DE PRE-TRAITEMENT DES DONNEES MULTIPARAMETRIQUES

Soutenue le 22 octobre 1973, devant la Commission d'Examen

MM. LEFORT — Président

BERTEIN
MICHAUDON
CAUVIN — Examinateurs

T H E S E

présentée

A L'UNIVERSITE DE PARIS-SUD

pour obtenir

le Titre de Docteur de l'Université

par

Yves PRANAL

DISPOSITIF D'ACQUISITION ET DE PRE-TRAITEMENT DES DONNEES MULTIPARAMETRIQUES

Thèse soutenue le 22 OCTOBRE 1973 devant la Commission d'Examen

M. M. LEFORT	Président
MM. F. BERTEIN A. MICHAUDON	Examinateurs
M. B. CAUVIN	Rapporteur

UNIV.
LEIDEN
BIBL.

Remerciements

Ce travail a été réalisé dans le laboratoire de l'accélérateur linéaire de 60 MeV du Centre d'Etudes Nucléaires de Saclay.

J'exprime ma profonde reconnaissance à Monsieur M. Lefort, Professeur à l'Université de Paris-Sud qui a bien voulu être Président du Jury.

Je tiens à exprimer mes vifs remerciements à Monsieur R. Joly, Chef du Service de la Métrologie et de la Physique Neutroniques Fondamentales (D.Ph-N/MF), ainsi qu'à Monsieur D. Paya, Chef du Groupe des Neutrons Intermédiaires.

Je remercie vivement Monsieur F. Bertein, Professeur à l'Université de Paris-Sud, pour l'attention particulière qu'il a portée à ce travail en acceptant de faire partie de mon Jury.

Que Monsieur A. Michaudon, Chef du Service de Physique du Centre d'Etudes Nucléaires de Bruyères-le-Châtel, trouve ici l'expression de ma profonde gratitude pour l'intérêt qu'il a porté à ce travail.

Je remercie Mademoiselle M. Sanche et Monsieur B. Cauvin pour les nombreux conseils et suggestions qui m'ont été précieux lors de la rédaction du manuscrit.

Je tiens à exprimer également mes remerciements à Madame J. Rigou et à Madame P. Gugenberger dont la collaboration a permis la préparation matérielle de cette thèse.

Digitized by the Internet Archive
in 2026

https://archive.org/details/IA41552727_0036

Table des Matières

Chapitre A

INTRODUCTION 1

A-1 Automatisme séquentiel programmé 4

Chapitre B

PRINCIPE GENERAL DE FONCTIONNEMENT 7

B-1 Unité centrale 8

B.1.1 Généralités sur le principe de fonctionnement 8

B-2 Indexations 9

B.2.1 Indexation "Q" 9

B.2.2 Indexation "R" 9

B.2.3 Indexation sur l'imparité des mots 9

B.2.4 Indexation "P" 9

B.2.5 Aiguillage 10

B-3 Déroulement du programme 10

Chapitre C

TECHNOLOGIE 11

C-1 Considérations technologiques 11

C-2 Description générale 11

C-3 Matrice de décodage 13

C-4 Registre d'adresse 13

C-5 Registre à décalage 14

C.5.1 Décalage 14

C.5.2 Chargement parallèle 14

C.5.3 RAZ - RA1 14

C.5.4 Initialisation 15

C-6 Registre de sortie des mots 15

C-7 Sortie sur omnibus 15

C-8 Indexation "Q" 16

C-9 Pilotes et générateur 18

C-10 Traitement des signaux d'acquittement 18
C.10.1 Automatique - Manuel 18
C.10.2 Fin et interruptions de sécurité 19
C.10.3 Commande de l'avance d'adresse 19
C-11 Adresse sur l'imparité des mots 19
C-12 Registres "R" 19
C-13 Sélection 20
C-14 Indexation "P" 20
C-15 Indexation "R" 21
C-16 Indexation sur l'imparité des mots 22
C-17 "Fin" 22
C-18 Interfaces périphériques 23

Chapitre D

EXPLOITATION 24
D-1 Introduction 24
D.1.1 Instruction "Q" 24
D.1.2 Instruction "imparité" 25
D.1.3 Instruction "P" 25
D.1.4 Instruction "R" 25
D.1.5 Instruction "Fin" 26
D-2 Programmation 26
D.2.1 Lecteur de cartes 26
D.2.2 Matrice à diodes 27
D-3 Lancement d'un processus 27
D-4 Pré-traitement des données bi-paramétriques 28
D.4.1 Programme 29
D.4.2 Ecriture du programme 29

Chapitre E

INTERFACE D'ORGANISATION DU DEROULEMENT DES TRAVAUX 32
E-1 Principe général de fonctionnement 33
E-2 Fonctionnement 34
E-3 Branchement 35
E-4 Programmation 35
E.4.1 Déroulement du programme 36

Chapitre F

EXEMPLE D'ETUDES MENEES A PARTIR DU PROGRAMME 37

Chapitre G

CONCLUSION 40

BIBLIOGRAPHIE 41

LEGENDES DES FIGURES 42

Chapitre A

INTRODUCTION

A l'heure actuelle, l'étude des phénomènes nucléaires complexes se caractérise de plus en plus par la mesure simultanée de plusieurs paramètres d'un même événement. L'interprétation précise des résultats nécessite l'accumulation d'un grand nombre d'informations qui doivent subir de multiples traitements. A titre d'exemple on peut citer deux expériences qui sont actuellement en cours auprès de l'accélérateur linéaire AL 60 de Saclay :

- recherche d'isomères de ^{236}U où on mesure l'énergie du neutron incident qui crée un noyau isomérique et le temps au bout duquel ce noyau subit la fission ;

- réactions (n,γf) dans lesquelles on a besoin de connaître l'énergie du neutron incident et l'énergie du rayon γ qui est émis avant la fission.

Ces mesures profitent de l'expérience et des techniques acquises au cours des dernières années dans l'enregistrement multiparamétrique de grandeurs liées à la capture radiative de neutrons de résonance. Dans ce type d'expérience chaque événement est caractérisé par deux paramètres : l'énergie du neutron incident mesurée par la méthode du temps de vol et l'énergie du rayon gamma émis en mesurant l'amplitude des impulsions électriques fournies par le détecteur. En regroupant toutes les informations relatives à l'énergie des neutrons incidents, on obtient l'ensemble des résonances induites par eux (temps) ; en regroupant toutes les informations relatives à l'énergie des rayons gamma, on obtient le spectre total de désexcitation du noyau étudié (amplitude).

La bonne résolution qu'il est possible d'obtenir, tant avec le spectromètre de neutrons qu'avec le spectromètre de rayons gamma, oblige à utiliser,

pour le stockage des informations,des mémoires de grande capacité. Ceci est obtenu par des bandes magnétiques où chaque événement est enregistré au fur et à mesure de son arrivée. Le nombre d'informations à enregistrer par nuit est très grand. Il est l'équivalent de trois bandes magnétiques standard 7 pistes IBM,ce qui nous a empêché d'utiliser le mode d'inscription sur bandes 7 pistes car l'expérience se déroule la nuit sans surveillance.

Il a semblé préférable, puisque de toute façon une transcription était nécessaire, d'utiliser des bandes magnétiques de 1" (16 pistes) qui ont une grande capacité ($1,7 \times 10^7$ mots de 16 digits). Les données brutes sont ensuites transcrites,au moyen d'un calculateur CAE 510, sur des bandes magnétiques de 7 pistes compatibles avec le système IBM. Leur capacité est de 3×10^6 mots de 7 digits.

A partir des bandes de 7 pistes,le traitement s'opère de la manière suivante. Dans le lot des données, les informations correspondant à une résonance sont choisies. On trie alors, en corrélation avec cette bande d'énergie, les données issues du spectre total des rayons gamma. Une fois soustrait le bruit de fond, on possède un spectre de rayons gamma de désexcitation du noyau à étudier pour une résonance donnée dans une étroite gamme d'énergie. Le traitement de ces spectres par analyse de forme est nécessaire pour affiner les résultats.

La considération du paragraphe précédent appelle plusieurs remarques.

Afin de traiter les données sur IBM 360-91, il est nécessaire de transcrire les informations de la bande 16 pistes à la bande 7 pistes. Cette opération,pour une bande de 16 pistes,demande 3 bandes de 7 pistes et dure 1h 30.

Le calculateur CAE 510 travaille "en ligne" sur plusieurs autres expériences. Le surcroît de travail, dû à une transcription, dépasse les possibilités du système "en ligne" et oblige à déconnecter les autres expériences pour effectuer ce travail.

Afin de faciliter le traitement des informations, l'ordinateur IBM 360-91 classe les données issues d'une transcription de la manière suivante : la gamme d'énergie des résonances est divisée en 4096 parties (mots de 12 digits). Pour chacune de ces parties,on regroupe les énergies correspondantes du spectre des rayons gamma. Celui-ci est contenu dans une série de 4096 canaux. Ceci crée 4096 séries de 4096 canaux.

Pour ce faire,on utilise un programme d'analyse qui trie et intègre, sans en rejeter aucune, les informations bidimensionnelles (4K canaux en temps, 4K canaux en amplitude) pour en faire 4K classes d'événements stockées sur une

bande magnétique 9 pistes de grande densité appelée "bande 4K/4K".

Le physicien a la possibilité de pouvoir obtenir rapidement tous les conditionnements qu'il désire très simplement par lecture de la bande 4K/4K.

Le déroulement du programme est le suivant :

a) lecture de la bande 7 pistes en provenance du calculateur CAE 510 ;
b) tri des informations et écriture intermédiaire de celles-ci sur disques ;
c) rappel de l'ancienne bande 4K/4K en mémoire ;
d) relecture des informations précédemment triées sur disques et intégration ;
e) écriture des résultats de l'intégration sur bande 4K/4K à part.

Ce programme a des inconvénients :

a) le temps de réalisation de la bande 4K/4K est trop long.

Cette durée se décompose de la manière suivante :

1) Lecture des bandes 7 pistes venant du calculateur CAE 510 ; tri des informations et écriture intermédiaire sur disques : 2 minutes 1/2 par million d'informations ;
2) Rappel de l'ancienne bande 4K/4K et écriture de la nouvelle : 28 minutes.
3) Entre cette lecture et cette réécriture, l'intégration du tri qui vient d'avoir lieu une fois relu des disques intermédiaires dure : 1,7 minute par million d'informations.

Pour 5 millions d'informations la durée de l'utilisation du système IBM-360 - 91 est donc de 49 minutes.

Pour réduire les encombrements du programme lui-même (500 K octets), de la place sur disques intermédiaires et sur bandes magnétiques, il était nécessaire de condenser les informations sur un minimum de digits ce qui obligeait à effectuer en mémoire rapide des opérations très longues de maniement de digits dont les temps sont comptés dans les données plus haut.

Par exemple, les informations sur la bande 4K/4K sont écrites sur un octet. En conséquence chaque valeur lue sur la bande demandait un éclatement sur 2 octets à son entrée en mémoire rapide pour permettre une addition sur un mode I*2, ce qui impliquait ensuite l'opération inverse.

b) Le manque de fiabilité des unités de ruban magnétique de l'ordinateur IBM 360-91 avait toutes les chances d'arrêter une production bien entamée qu'il fallait reprendre à son début par la suite.

Au vu de ces considérations, il est apparu nécessaire d'améliorer le déroulement des opérations.

En fait il est possible, au niveau de la relecture des données inscrites sur la bande magnétique de 16 pistes, de sélectionner directement des spectres de rayonnement gamma dans les résonances.

A l'aide de l'appareillage expérimental existant, on choisit dans le spectre de temps de vol une résonance (figure ci-contre, spectre du haut).

En corrélation avec celle-ci, du spectre total de désexcitation gamma, on extrait le spectre correspondant (figure ci-contre, spectre du bas) qui est emmagasiné dans une mémoire. Le contenu de celle-ci est ensuite transféré dans un calculateur CAE 510. Cette opération peut être répétée pour chaque résonance à étudier. Le stockage sur bandes de 7 pistes est réalisé par le calculateur "en ligne" donc sans aucune gêne pour les autres expériences. Après une transcription simple et rapide, le système IBM n'aura plus qu'à opérer une analyse de forme. Un inconvénient existe pourtant : 20 minutes sont nécessaires pour créer un spectre de rayons γ correspondant à une résonance. Plusieurs dizaines de séries pouvant être créées, le temps de présence d'un opérateur (nécessaire dans ce cas) auprès de l'expérience devient prohibitif. Par l'intermédiaire d'un automatisme séquentiel programmé, une solution à ces problèmes semble résider dans l'automation des commandes des divers appareillages constituant l'expérience.

Cet automatisme doit réaliser la coordination des différentes phases de fonctionnement requises par l'expérience qu'il commande.

La programmation de ce système doit être aisée et par le langage et par l'écriture. Un changement de programme doit s'effectuer avec simplicité et rapidité.

De plus, il est nécessaire de pouvoir visualiser les différentes phases du développement d'un programme sans avoir à commander l'expérience.

Le standard mécanique de l'ensemble doit s'intégrer aisément dans l'appareillage expérimental.

A-1 Automatisme séquentiel programmé

L'automatisme séquentiel proposé utilise un processus qui est basé sur le principe du circuit séquentiel. Ce type de circuit passe par une succession d'états stables appelés phases. Chaque état présent dépend dans certains cas des états antérieurs. Chaque état $(Y(t + \lambda))$ est entièrement déterminé par la



Méthode de sélection

des spectres de rayonnement γ

connaissance de son état précédent (Y (t)) et par la valeur de la variable d'entrée (X (t)).

D'une manière générale, l'évolution dans le temps d'un circuit séquentiel est décrite par l'équation :

$$Y(t + \lambda) = G\ (X(t)\ ,\ Y(t))\ .$$

L'équation ci-dessus s'interprète sous la forme du schéma suivant :



Le système proposé procède du même principe. La figure ci-après permet de suivre son processus séquentiel :



Les variables d'entrée (X (t)) sont stockées dans une mémoire. Lorsque l'une d'entre elles est présente à l'entrée du circuit séquentiel (fonction G) elle est combinée avec le Y(t) présent, un état stable (Y (t + λ)) est alors généré. Celui-ci déclenche une tâche qui s'exécute pendant une durée β. A la fin de cette tâche la variable d'entrée (X) suivant est extraite de la mémoire et présentée à l'entrée du circuit séquentiel. Elle est alors combinée avec le (Y) présent ; à la suite de quoi, la tâche suivante est déclenchée et ainsi de suite.

La stabilité d'un tel processus est acquise avec la condition :

$$\beta > \lambda \ .$$

Ce système est programmable si la suite des phases s'enchaîne sous la conduite d'un programme.

Nous appelons séquence une suite de phases qui a déclenché une suite de tâches pour effectuer un travail déterminé. Une séquence s'apparente à un sous-programme et une suite de séquences à un programme (fig. 1).

Chapitre B

PRINCIPE GENERAL DE FONCTIONNEMENT

Le système se présente sous la forme d'une unité centrale de programmation (fig. 2). Des interfaces périphériques, commandant chacune une fonction dans l'expérience, sont reliées à l'unité centrale par l'intermédiaire d'une ligne omnibus.

Chaque interface est capable de reconnaître un mot binaire qui lui est fourni par la ligne omnibus. L'identité entre le mot qui apparaît sur la ligne et le mot affiché sur l'interface provoque son fonctionnement. Lorsque le travail de la fonction commandée est terminé, un signal d'acquittement (IT) est envoyé à l'unité centrale afin de choisir la phase de travail suivante. Chaque mot est échantillonné 250 ms après son apparition pour éviter les retards dus aux temps différents de commutation des relais sur la ligne omnibus.

Avant l'exécution d'un programme il faut afficher un mot binaire sur chaque interface utilisée, l'interface étant mise en service par l'envoi sur la ligne omnibus du mot correspondant au mot affiché.

Chaque enchaînement standard de phases est constitué, dans l'ordre, par :

- un mot binaire,
- un pilote d'échantillonnage
- une fonction exécutée (travail),
- une information de fin de travail qui va provoquer l'apparition du mot suivant (IT).

B-1 Unité centrale

B.1.1 Généralités sur le principe de fonctionnement

La mémoire que nous avons choisie contient une centaine de mots de 12 digits. Elle est suffisante pour l'exécution des travaux prévisibles. Le système d'adressage a pour but d'extraire de la mémoire les mots de programme et de données qui y sont inscrits afin d'exécuter le travail demandé.

Chaque interface commande une fonction qui, en général, une fois commandée, s'exécute toujours identiquement à elle-même. Lorsque ce n'est pas le cas, l'interface a besoin de données qui lui permettent d'effectuer un travail différent à chaque fois qu'on le désire. Il est donc nécessaire d'avoir deux types de mots en mémoire :

- les mots qui activent les interfaces (programme)
- les mots servant de données aux interfaces.

Les données pouvant être des mots quelconques; nous avons choisi de les différencier des mots du programme pour éviter les confusions. Dans la mémoire le bit n°1 est réservé à cet effet.

Si l'on inscrit côte à côte dans la mémoire les mots du programme et les mots des données dans l'ordre d'utilisation, il suffira d'adresser la mémoire position après position pour que le travail s'exécute (fig. 3). A la vue de cette figure on remarque :

- que l'on doit inscrire en mémoire plusieurs fois les mêmes données (autant de fois qu'il y a de séquences)
- qu'il en est de même pour les séquences (autant de fois que de données).

De ce fait, la programmation devient laborieuse et l'encombrement en mémoire est prohibitif.

Pour répondre à un souci de rationalisation du système, il ne faut inscrire chaque donnée et chaque séquence qu'une seule fois en mémoire. Lors du déroulement du processus, on adresse le début des séquences à leurs emplacements en mémoire.

Pour que tous les types de processus soient possibles, il faut que l'on puisse enchaîner les séquences quelles que soient leurs positions en mémoire et que chaque séquence puisse utiliser toutes les données. Cela n'est possible qu'à l'aide d'indexations et de branchements.

B-2 Indexations

Nous appellerons "indexations" toutes les instructions qui, à partir d'un index, permettent un saut d'adresses ou la modification d'un index.

B.2.1 Indexation "Q"

Pour réaliser les différents enchaînements de séquences possibles, il faut, à partir d'une adresse, opérer une avance déterminée par la valeur d'un index. Ceci est réalisé par l'indexation "Q". "Q" ainsi que les lettres "P" et "R" utilisées dans les autres types d'indexation sont les mots en code DCB ou EBCDIC qu'il faut adresser en mémoire pour déclencher le fonctionnement des indexations "Q", "P" et "R" respectivement.

B.2.2 Indexation "R"

Lorsqu'une donnée a été utilisée par une séquence, il faut trouver la donnée suivante pour continuer le processus. Toutes les données étant disposées côte à côte dans l'ordre d'utilisation, la donnée suivante se trouve à l'adresse de la dernière donnée utilisée augmentée de 1. L'indexation "R" qui constitue le dernier mot de la séquence permet d'adresser la donnée suivante dans le processus.

B.2.3 Indexation sur l'imparité des mots

Lorsque la dernière donnée d'une séquence a été adressée, on revient à l'adresse de base de la séquence qui utilise les données les unes après les autres. Pour cela, on dispose d'une indexation dont le fonctionnement est déclenché lorsqu' un mot de donnée contient un nombre impair de digits à 1. Un registre d'index contenant l'adresse de la première instruction de la séquence permet d'effectuer un branchement à cette adresse.

B.2.4 Indexation "P"

Après avoir utilisé toutes les données avec la première séquence, on peut avoir à les utiliser avec la seconde : l'indexation "P" réalise cette opération. Il suffit pour cela de modifier l'adresse de base de l'indexation imparité de manière à ce qu'elle corresponde à l'adresse de la première phase de la seconde séquence. Après chaque donnée impaire, on retrouvera donc l'adresse de base de la nouvelle séquence et tout le processus pourra s'exécuter avec cette séquence.

Il est à remarquer que le système d'adressage est constitué entre autres

d'une matrice de décodage ayant 12 colonnes (avance une par une des adresses) et 12 lignes (avance 12 par 12 des adresses) (fig. 6). Seules les lignes sont incrémentées par l'indexation "P", par conséquent les différents branchements seront distants d'un nombre d'adresses multiple de 12.

B.2.5 Aiguillage

Si un programme est trop encombrant en mémoire, il est possible de ne pas utiliser les ordres d'indexation occupant de la place en mémoire (indexation "P", "Q" et "R"). Pour cela,on intervertit manuellement les adresses entre elles,ce qui permet d'opérer des branchements qui ne sont pas programmés en mémoire. Par exemple, l'adresse n°1 du système d'adressage peut être branchée sur l'adresse n°80 de la mémoire et il en va ainsi de toutes les autres adresses. Ceci est possible grâce à deux connecteurs. Ils sont reliés l'un à l'autre par l'intermédiaire de fils que l'on peut déplacer à volonté. Toutes les permutations entre ces fils sont possibles. Cet aiguillage est placé entre le système d'adressage et la mémoire.

B-3 Déroulement de programme (fig. 4)

A l'aide des indexations qui ont été décrites dans les paragraphes précédents,il est aisé de réaliser les opérations de la figure n°3 avec un faible encombrement en mémoire aussi bien pour les données que pour le programme.

Tous les programmes débutent à l'adresse n°1. Avant de commencer la séquence n°1,il faut adresser la donnée "a" que cette séquence utilise. L'indexation "Q" programmée à l'adresse n°1 effectue cette opération (trait 1). La donnée "a" comportant un nombre impair de digits à 1 déclenche l'indexation sur l'imparité des mots qui place l'adresse au début de la séquence n°1 (trait 2). Les différentes phases de cette séquence étant terminées, à l'aide de l'indexation "R" on adresse la donnée "b" suivante (trait 3). Cette donnée étant impaire,on retrouve l'adresse de base de la séquence n°1 et ainsi de suite jusqu'à l'épuisement des données. La liste des données est suivie par le mot "P" qui change l'adresse de base de l'indexation sur l'imparité des mots de manière à retrouver l'adresse du début de la deuxième séquence lorsque l'indexation sur l'imparité est utilisée. Suivant le mot "P" une indexation "Q" adresse la donnée "a" (trait 4) et le processus peut continuer.

Chapitre C

TECHNOLOGIE

C-1 Considérations technologiques

Pour réaliser les fonctions décrites dans les chapitres précédents, plusieurs techniques sont à notre disposition.

On peut utiliser un automatisme comportant un système d'adressage utilisant un commutateur pas à pas ayant un grand nombre de positions. L'avance, dans ce cas, est généralement rythmée par une horloge. Ce système ne tient donc pas compte des arrêts momentanés ou des pannes possibles des appareils commandés. L'avance se faisant uniquement pas à pas, il ne peut être question d'effectuer des indexations aisément. De ce fait, les programmes ne peuvent pas comporter un grand nombre de séquences. Ce système est simple et peu coûteux mais ne répond pas entièrement aux critères définis plus haut.

On peut également utiliser un petit calculateur. Cette solution remplit toutes les exigences mais elle est très onéreuse.

A mi-chemin, se situe l'automatisme séquentiel programmé proposé. La souplesse d'emploi et la miniaturisation des circuits intégrés ont permis de construire un ensemble d'un faible encombrement et d'un emploi simple. L'unité centrale se présente sous la forme d'un châssis comportant, sur sa face avant, l'aiguillage d'adresses, une matrice à diodes en deux parties : un lecteur de cartes IBM et un tableau supportant les commandes et la visualisation. Sur la face arrière sont disposées les sorties omnibus, la sortie pilote et les entrées des signaux d'interruptions et d'acquittement.

C-2 Description générale (fig. 5)

L'unité centrale (fig. 6) se compose d'une mémoire et de son système d'adressage :

- la mémoire est composée d'un lecteur de cartes et d'une matrice à diodes ;
- l'adressage de cette mémoire, par l'intermédiaire d'un aiguillage des adresses, s'effectue à l'aide d'une matrice de décodage (fig. 7). Celle-ci reçoit ses signaux de commande des registres d'adresses dont les niveaux d'entrées sont issus de registres à décalage. Les signaux de fin de travail (IT), par le truchement du traitement des signaux d'acquittement, incrémentent les registres à décalage et émettent les pilotes d'échantillonnage. La matrice de décodage est reliée à la mémoire par l'aiguillage d'adresse décrit plus haut.

La sortie des mots de la mémoire peut être interrompue au niveau du registre de sortie. Ceci permet de contrôler les programmes, à l'aide d'une visualisation à diodes électroluminescentes, sans commander ni les indexations ni les interfaces.

Le traitement des signaux d'acquittement (fig. 8) gère le système de la manière suivante : pour éviter les parasites provenant du fonctionnement de l'expérience, principalement lors de la coupure de l'alimentation des moteurs électriques des systèmes commandés, l'unité centrale est bloquée et ne peut être commandée pendant 2 secondes après chaque signal d'acquittement de fin de travail. Passé ce délai, le registre de sortie est mis à zéro et l'adresse est incrémentée. La réouverture du registre de sortie est suivie d'un signal pilote qui permet à l'interface suivante d'être sélectionnée.

Tous les systèmes d'indexation sont connectés sur la ligne omnibus qui transmet les codes adresse du système d'indexation (ordre de fonctionnement) ainsi que la valeur des index. L'indexation "Q" (fig. 9), lorsqu'elle est ainsi activée (mot "Q" plus pilote), verrouille les registres d'adresses. Ensuite, à l'aide d'un oscillateur, elle décale le contenu des registres à décalage d'un nombre d'adresses égal à la valeur de l'index. Le décalage terminé, on déverrouille les registres d'adresses. Ceci extrait le mot mémoire qui est à la nouvelle adresse (ancienne adresse + index) et crée un pilote d'échantillonnage. Le processus peut donc continuer.

Après l'utilisation d'un mot impair sur une interface (fig. 10), le signal d'acquittement de fin de travail va déclencher le transfert de l'adresse contenue dans les "registres d'adresses sur l'imparité" vers les registres à décalage correspondants, puis un pilote échantillonne le mot de la nouvelle adresse.

A chaque fois qu'un mot de donnée est utilisé, les registres "R" gardent

en mémoire son adresse (fig. 11). Si le mot "R" se présente, l'adresse contenue dans les registres "R" est transférée dans les registres à décalage et l'on incrémente l'adresse, ce qui permet d'obtenir la donnée suivante : si le mot "P" est présent, on incrémente le registre d'adresses sur imparité 12/12 (fig. 12) qui contient l'adresse du début de la séquence suivante. Cette opération est suivie d'un signal d'acquittement (IT) ce qui permet d'adresser le mot suivant en mémoire. Il est possible d'interrompre la sortie des signaux pilote. Les interfaces ne sont donc plus commandées. En faisant des signaux d'acquittement manuels, les programmes sont testés en tenant compte de toutes les indexations. Une sortie à relais sur omnibus permet d'avoir une impédance de sortie très faible et de séparer électriquement l'unité centrale de tout l'équipement périphérique. Ceci évite la "remontée" des parasites venant par la ligne omnibus.

C-3 Matrice de décodage

La matrice de décodage est commandée par deux groupes d'entrées. Les deux registres d'adresses (avance 1/1 et avance 12/12) gèrent ces groupes. Le système d'adressage des entrées doit être tel que, seule,une entrée de chaque groupe est à 1, toutes les autres étant à zéro. Il s'agit donc de réaliser la fonction "ET" entre une des entrées du groupe 1/1 et une des entrées du groupe 12/12. Du fait de l'utilisation de plaquettes supports de circuits intégrés n'ayant que 53 broches, la matrice est répartie sur quatre plaquettes. Les quatre matrices de décodage résultantes ont chacune 2 fois 6 entrées et 36 sorties (fig. 13). Elles sont connectées entre elles pour former une matrice ayant 2 fois 12 entrées et 144 sorties (fig. 14).

C-4 Registres d'adresses (fig. 15)

Leur rôle est de "fixer" l'adresse de l'index sur la matrice de décodage alors que les registres à décalage, par l'intermédiaire de l'indexation "Q", sont commandés. D'autre part, dans tous les autres types de fonctionnement, les registres d'adresses doivent transférer fidèlement les informations à la matrice de décodage. Pour cela on utilise des bascules dont le niveau de sortie (Q) est identique à celui de l'entrée (D) tant qu'un signal (H) de commande est présent. Si celui-ci disparaît, le niveau de sortie est mémorisé et les signaux d'entrées sont inopérants.

C-5 Registres à décalage (fig. 16)

Ces registres doivent effectuer des incrémentations d'adresse ou prendre la position qui est affichée sur leurs entrées parallèles. Chaque registre à décalage comporte 12 bascules type R.S. dont la table de vérité est :

	R	S	Q
	0	0	0
(1)	0	1	1
(2)	1	0	0
	1	1	indifférent

Par l'adjonction d'un inverseur entre les entrées R et S, seules les conditions (1) et (2) sont permises. La bascule prendra de ce fait la position de son entrée S lorsque le signal de commande H sera appliqué.

C.5.1 Décalage

Seul le décalage à droite est réalisé. Si l'on applique un niveau 0 à l'entrée "chargement parallèle", toutes les bascules sont branchées en série. Un signal de "décalage" permet de transférer chaque niveau de sortie à la bascule suivante. La dernière bascule est reliée à la première pour former une boucle.

C.5.2 Chargement parallèle

Si, à l'entrée "chargement parallèle", le niveau 1 est appliqué, les entrées parallèles sont reliées aux entrées des bascules. Ce signal, retardé et inversé, commande le chargement des niveaux des entrées parallèles dans les bascules.

C.5.3 RAZ - RAI

Pour réaliser une remise à zéro (RAZ), les registres sont décalés 12 fois au moins chacun en maintenant l'entrée S de la première bascule à 0. Si ce niveau est à 1, 12 décalages effectuent une remise à 1 (RAI) de toutes les bascules. Le niveau de l'entrée S de la première bascule est régi par la fonction :

$$Y = Q_{12}\,\overline{RAZ} + I \qquad (1)$$

avec Q_{12} → dernier digit du registre

I → initialisation

si I = 0 $\quad Y = Q_{12}\,\overline{RAZ}$

si RAZ = 1 (à la RAZ) $\quad y = 0$

Dans ce cas 12 décalages au moins provoquent une RAZ.

si I = 1 $\quad Y = 1$

Dans ce cas 12 décalages au moins provoquent une RA1.

C.5.4 Initialisation

L'adresse de départ de tous les programmes est 1. L'initialisation consistera donc en la mise à 1 de la première bascule de chaque registre à décalage.

Pour cela :

I = 1

et on décale une fois chaque registre.

C-6 Registre de sortie des mots

On peut, au niveau du registre de sortie des mots, interrompre la sortie des mots venant de la mémoire. Pour cela, un ordre créé par l'interface "FIN" ou par le traitement des signaux d'acquittement commande 16 circuits "ET" (fig. 17), autorisant ou non le passage des mots. Des circuits à émetteurs suiveurs adaptent les sorties de la mémoire aux entrées des circuits "ET".

C-7 Sortie sur omnibus

La séparation et l'adaptation d'impédance sont réalisées par l'utilisation de relais dont les bobines sont séparées électriquement des contacts (fig. 18). Une alimentation, différente de l'alimentation générale du système, alimente les contacts des relais. Cette alimentation est destinée à la commande des circuits intégrés des interfaces périphériques. De ce fait, et pour que la tension inverse appliquée aux diodes d'entrées des circuits intégrés ne soit pas trop élevée, nous avons choisi une tension de 4 volts. La sortie sur omnibus comporte deux plaquettes. Chacune réalise la séparation et l'adaptation de 8 digits.

C-8 Indexation "Q"

L'indexation "Q" crée des sauts d'adresse à partir d'un index et d'un ordre de fonctionnement contenus dans un mot. La répartition du contenu de ce mot est la suivante :



L'"index" est le nombre d'avances d'adresses affiché en binaire. Le fonctionnement est représenté par le diagramme des temps de la figure 19.

Lorsque l'ordre de fonctionnement apparaît (1) et qu'un pilote l'échantillonne (2), une échelle de comptage située dans le système d'indexation est remise à zéro (3).

Les registres d'adresses sont alors verrouillés (4) pour permettre de décaler les registres à décalage sans changer l'adresse du mot mémoire afin de conserver l'index,ce qui permettra de contrôler le nombre de décalages désirés. A la suite de ce verrouillage, un oscillateur est débloqué (5). Les impulsions sont comptées par l'échelle de l'indexation et chacune d'entre elles incrémente les registres à décalage.

Le contenu de l'échelle de comptage est comparé à l'index. Lorsque le contenu et l'index sont identiques (6), un signal (7) déverrouille les registres d'adresse (8). Le mot qui a servi à l'indexation "Q" est remplacé (9) par le mot qui se trouve à la nouvelle adresse. Un pilote (10) l'échantillonne afin de le valider sur l'interface sensibilisée.

Le système d'indexation "Q" est implanté sur deux plaquettes. L'une contient l'échelle de comptage et la comparaison, l'autre la logique de l'indexation.

Un comparateur de 4 digits (fig. 19 bis) est câblé de manière à reconnaître le mot de commande. L'arrivée d'un pilote valide cet ordre et déclenche le monostable n°1. L'échelle de comptage (fig. 19 ter) est mise à zéro, la bascule JK n°3 verrouille les registres d'adresses et provoque le démarrage d'un oscillateur (monostables n°4 et 5). Celui-ci est relié à l'entrée de l'échelle de comptage. Des circuits comparent,digit par digit, les valeurs ,

d'une part,des sorties des bascules JK de l'échelle et,d'autre part,de l'index. L'identité de ces deux valeurs provoque la commande du monostable n°2. La bascule JK n°3 change d'état, bloque l'oscillateur, arrête l'incrémentation des registres à décalage et déverrouille les registres d'adresses. Les monostables n° 6 et 7 émettent un pilote 250 ms après l'arrêt de l'oscillateur. La comparaison entre 2 digits a et b doit satisfaire la table de vérité suivante :

a	b	y_1
0	0	1
0	1	0
1	0	0
1	1	1

de cette table est tirée la fonction :

$$y_1 = \bar{a}\bar{b} + ab$$

Certains circuits intégrés contiennent cette fonction sous la forme suivante :

- schéma :



- fonction

$$y_2 = \overline{\overline{(\bar{a}\bar{b})a} + \overline{(\bar{a}\bar{b})b}}$$

d'où l'on tire

$$y_2 = \overline{\overline{(\bar{a}\bar{b})a}} \times \overline{\overline{(\bar{a}\bar{b})b}}$$

$$y_2 = (ab + \bar{a}) \times (ab + \bar{b})$$

$$y_2 = \bar{a}\bar{b} + ab$$

d'où :

$$y_1 = y_2 \cdot$$

Les circuits intégrés opèrent donc une fonction équivalente à celle recherchée.

C-9 Pilotes et générateur (fig. 20)

Sur une même plaquette sont disposés deux circuits :

- le circuit de pilotes d'échantillonnage,
- le circuit générateur.

Pilotes.

Son rôle est de créer un pilote d'échantillonnage 250 ms après que le registre de sortie des mots soit devenu "passant" à la suite d'un changement d'adresse.

Pour réaliser ceci, deux monostables sont utilisés. La fin de blocage du registre de sortie commande le premier monostable. La durée de son signal de sortie est de 250 ms. La fin de ce signal commande un second monostable. La durée de son signal de sortie est de 1 µs.

Générateur.

Le signal de sortie est utilisé pour effectuer la RAZ ou la RAI des registres à décalage.

Le signal est fourni par le secteur (50 Hz) qui est détecté et limité à 4 v par une cellule à diode Zener. Le monostable qui reçoit ce signal crée tous les 1/50 de seconde une impulsion de 1 µs de large.

C-10 Traitement des signaux d'acquittement (fig. 21)

Cette unité a deux commandes à effectuer :

- commande du registre de sortie,
- incrémentation des registres à décalage.

C.10.1 Automatique - Manuel (Auto-Manu)

L'automatisme doit pouvoir être arrêté ou mis en fonctionnement au gré de l'opérateur. C'est le rôle de la commande dite "Auto-Manu". Sur la position "Auto", le registre de sortie transmet à la ligne omnibus les mots présents à son entrée. L'automatisme du processus est réalisé. Sur la position "Manu", les niveaux de la ligne omnibus sont maintenus à zéro. Les interfaces ne peuvent donc plus être sensibilisées, l'automatisme du processus est interrompu.

La fonction "Auto-Manu" est réalisée par un bistable constitué de deux "NON ET". Deux boutons poussoirs, situés sur la face avant de l'appareil, commandent ce bistable.

C.10.2 Fin et interruptions de sécurité (IT2)

Si le mot sensibilisant l'unité "FIN" apparaît sur la ligne omnibus ou si une interruption de sécurité (IT2) est créée par une au moins des interfaces, le processus en cours est interrompu. Cette fonction est réalisée en commandant le registre de sortie des mots.

C.10.3 Commande de l'avance d'adresse

Le diagramme des temps de la figure n°8 décrit le processus d'incrémentation de l'adresse. Le monostable n°1 est commandé par un acquittement (IT) provenant d'une interface. Deux secondes après, les monostables n°2 et 3 sont déclenchés. Le premier des deux, 10 µs après, commande le monostable n°4 qui fournit une impulsion d'incrémentation de l'adresse de 1 µs de large. Le second, par l'intermédiaire d'un "ET" qui est sensibilisé également par la bascule "Auto-Manu", le mot fin et les IT2, commande la mise à zéro du registre de sortie des mots pendant 0,5 s.

C-11 Adresse sur l'imparité des mots (fig. 22)

Cette unité a pour fonction de mémoriser l'adresse de la séquence en cours de manière à pouvoir s'y brancher après l'utilisation d'un mot impair.

Sur une même plaquette sont réunis les deux registres qui contiennent cette adresse. Le premier registre (1/1) est composé de 12 inverseurs mécaniques. Un seul d'entre eux est mis à 1. L'état de ces inverseurs est transmis au registre à décalage 1 par 1 par l'intermédiaire de la sélection. Le deuxième registre (12/12) est composé de trois registres à décalage en série formant une boucle. A l'initialisation, toutes les bascules sont mises à 0 sauf la première qui est mise à 1. L'indexation "P", à chaque fois qu'elle est utilisée, transfère l'état de la bascule qui est à 1 à la bascule suivante. On ajoute ainsi, à l'adresse qui est affichée sur les inverseurs, 12 adresses à chaque indexation "P". Le fonctionnement des circuits de ce registre est identique à celui des registres à décalage.

C-12 Registres "R" (fig. 23)

Il est nécessaire, pour le fonctionnement de l'indexation "R", de mémoriser l'adresse de la dernière donnée utilisée. C'est le rôle des deux registres "R". L'un mémorise les niveaux du registre d'adresse 1/1, l'autre les niveaux du registre d'adresse 12/12. Pour ce faire, chaque registre "R" est constitué de 12 bascules à verrou (Latches) dont les entrées sont reliées

aux sorties des registres d'adresse correspondants. Les sorties, par l'intermédiaire de la sélection, peuvent être appliquées sur les entrées parallèles des registres à décalage. Toutes les informations présentes aux entrées sont transférées aux sorties si le niveau du signal de commande (H) est à 1. Si ce signal est à 0, les bascules sont verrouillées dans leurs positions et ne tiennent pas compte de leurs entrées. Ce signal est créé si le premier digit d'un mot est à 1 (donnée).

C-13 Sélection (fig. 24)

Son but est de choisir et de diriger sur les registres à décalage les informations qui sont stockées sur les registres "R" ou les registres d'adresses sur l'imparité. Pour cela, deux plaquettes sont utilisées ; elles contiennent chacune 12 circuits unitaires dont la fonction est :

$$y = a.b + c.d$$

dans laquelle :

a = signal de sélection de l'indexation sur l'imparité,
b = digit (stocké sur le registre d'adresse sur l'imparité) devant être transféré,
c = signal de sélection de l'indexation "R",
d = digit (stocké sur le registre "R") devant être transféré.

En dehors des indexations "R" ou sur l'imparité :

$$a = c = 0$$

d'autre part, si a = 1 → c = 0
et si c = 1 → a = 0
d'où : si a = 1 → y = b (avec c = 0)
et si c = 1 y = d (avec a = 0)

La sélection est ainsi réalisée à l'aide de circuits "NON ET" dont la fonction est :

$$y = \overline{\overline{a.b} \;.\; \overline{c.d}} = a.b + c.d$$

C-14 Indexation "P" (fig. 25)

Le registre à décalage de l'adresse sur l'imparité 12/12 est incrémenté par l'indexation "P". Celle-ci est composée de 12 comparateurs digit à digit

(voir indexation "Q") câblés pour reconnaître le mot "P" (010000000100). Le pilote d'échantillonnage valide ce mot, incrémente le registre d'adresse sur l'imparité 12/12 et émet un acquittement (IT) qui incrémente l'adresse de la mémoire.

C-15 Indexation "R" (fig. 26)

Si le processus utilise des données, celles-ci sont placées dans la mémoire les unes derrière les autres dans l'ordre d'utilisation. Lorsque l'une d'elles a été utilisée il faut pouvoir, si besoin en est, adresser la suivante à l'aide d'un simple code d'appel.

La seule information que l'on peut tirer du processus pour réaliser cette fonction est l'adresse de la donnée que l'on utilise. Il faut donc la mettre en mémoire. A chaque fois qu'un mot de donnée (premier digit à 1) est présent sur la ligne omnibus, les informations contenues dans les registres d'adresse sont mises en mémoire dans les registres "R". Le moment venu, l'indexation "R", à travers la sélection, transférera les informations contenant l'adresse de la dernière donnée utilisée aux registres à décalage. A l'adresse ainsi obtenue, nous ajouterons 1. L'adresse est alors celle de la donnée à utiliser.

Pour ce faire, nous disposons d'une plaquette contenant les deux fonctions, à savoir :

1 - chargement des registres "R" à chaque fois qu'un mot possèdant son premier digit à 1 est présent sur la ligne omnibus ;

2 - charger les registres à décalage et ajouter 1 à l'adresse ainsi obtenue lors de la présence de la lettre "R" (010000000001) sur la ligne omnibus.

La première fonction est réalisée par un circuit "ET" entre le premier digit et le pilote.

La deuxième fonction, pour opérer l'indexation, a besoin de reconnaître le mot R. Pour cela 12 comparateurs sont câblés pour reconnaître le mot "R" (010000000001). Le pilote d'échantillonnage valide ce mot. Ceci commande la sélection ainsi que le transfert des informations des registres "R". A partir du signal de sélection, et 10 µs après, les monostables créent un acquittement (IT) afin d'incrémenter l'adresse de la mémoire et de créer un pilote d'échantillonnage.

C-16 Indexation sur l'imparité des mots (fig. 27)

Un mot composé d'un nombre impair de digits à 1 contient deux informations. La première est le mot code d'une interface ou d'une donnée. La deuxième contenue dans l'imparité du mot déclenche l'indexation sur l'imparité des mots.

A la suite de l'apparition de ce mot sur la ligne omnibus et après qu'il ait été échantillonné par le pilote, il est utilisé par une interface. A la fin de son exploitation, un acquittement de fin de travail (IT) va valider l'indexation qui sélectionne et charge les contenus des registres d'adresses sur l'imparité dans les registres à décalage.

Pour ce faire, des circuits de sélection de l'imparité des mots constitués de circuits "OU" exclusifs sont utilisés. La table de vérité de ces circuits, pour la détection de la parité entre deux digits a et b, est la suivante :

a	b	y
0	0	0
0	1	1
1	0	1
1	1	0

Cette fonction détecte bien la parité de deux digits. Cette information sera validée par l'acquittement de fin de travail (IT). A partir de ce moment, deux ordres sont émis. L'un va commander la sélection ; l'autre, pendant l'existence du premier, charge les registres à décalage (fig. 10).

C-17 Fin (fig. 28)

Lorsqu'un processus est terminé, il convient, par un ordre, de l'arrêter. Ceci est réalisé en comparant le mot "FIN" (011110000000) au mot présent sur la ligne omnibus. Ces mots étant identiques, à la suite de l'échantillonnage, un signal d'interruption de sécurité (IT2) attaque le circuit de traitement des acquittements qui, à son tour, bloque à zéro le registre de sortie des mots. Ceci arrête le processus. Seule une intervention manuelle permet d'annuler les effets du mot "FIN".

Les circuits de comparaison (voir l'indexation "Q") câblés pour reconnaître le mot "FIN" sont validés par le pilote d'échantillonnage. Un signal IT2 est alors créé.

C-18 Interfaces périphériques (fig. 29)

Une interface périphérique doit commander une action du processus lorsque le mot binaire pour lequel il est programmé se présente sur la ligne omnibus. La commande ne sera effective que si le pilote d'échantillonnage est présent.

La commande opérée par l'interface est généralement concrétisée par la fermeture ou l'ouverture d'un contact. Si cette commande n'est pas assez élaborée, il est possible de l'adapter au mieux à l'aide d'une logique câblée qui peut être intégrée dans l'interface lui-même.

Lorsque l'action commandée par l'interface a été exécutée, un signal de fin de travail (IT) est émis afin de choisir la séquence suivante.

Chaque interface est munie d'un comparateur comportant 16 comparaisons digit à digit. Les 16 digits de la ligne omnibus y sont comparés aux 16 digits d'une batterie de 16 inverseurs accessibles à l'utilisateur. La sortie de ce comparateur est reliée à un monostable dont le temps de basculement est variable. Le fonctionnement de celui-ci est déclenché par le pilote d'échantillonnage. Un relais, commandé par la sortie $\overline{Q}$ du monostable est actionné pendant toute la durée où $\overline{Q} = 0$. Les contacts de ces inverseurs sont reliés aux appareils de l'expérience qui en exploitent les positions.

Chapitre D

EXPLOITATION

D-1 Introduction

Les premiers chapitres définissent les critères de fonctionnement de l'automatisme séquentiel programmé entre autres, le besoin d'un adressage des mots mémoire par l'intermédiaire des indexations d'adresses.

Au niveau de l'utilisateur, la commande de ces indexations est accessible par des instructions inscrites en mémoire. Elles sont au nombre de quatre :

D.1.1 Instruction "Q"

Cette instruction a pour but d'effectuer des décalages d'adresses. L'adresse de base de ce décalage est celle de l'instruction "Q" elle-même. Celle-ci comporte 12 digits séparés en trois parties dont la répartition est la suivante :

digits :	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
contenus	0	1	Ø	Ø	Ø	Ø	Ø	Ø	Ø	Ø	1	0	Ø	Ø	Ø	Ø

1° partie — 2ème partie — 3° partie

nombre d'incrémentations inscrit en binaire en commançant par les digits de poids faibles.

identification de l'instruction

D.1.2 Instruction "imparité"

Quelle que soit l'adresse en mémoire, cette instruction la place à une position prédéterminée. Celle-ci est comprise entre les adresses 52 et 144. Cette instruction est contenue dans l'imparité d'un mot quelconque.

D.1.3 Instruction "P"

Cette instruction change l'adresse prédéterminée utilisée par l'instruction "imparité".

A partir d'une adresse de base comprise entre les adresses 52 et 64 (affichée sur des inverseurs à l'intérieur de l'unité centrale), l'instruction "P", à chaque fois qu'elle est utilisée, ajoute 12 adresses. Cette instruction peut être utilisée 7 fois, à la 8ème, l'adresse de base (entre 52 et 64) est retrouvée et ainsi de suite.

Cette instruction se présente sous la forme suivante :

digits	1	2	3	4	5	6	7	8	9	10	11	12	12	14	15	16
contenus	0	1	0	0	0	0	0	0	0	1	0	0	Ø	Ø	Ø	Ø

D.1.4 Instruction "R"

Dans une liste de mots comportant leurs premiers digits à 1 et placés côte à côte dans la mémoire, l'instruction "R" permet d'adresser le mot suivant de cette liste.

Cette instruction se présente sous la forme suivante :

digits	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
contenus	0	1	0	0	0	0	0	0	0	0	0	1	Ø	Ø	Ø	Ø

En plus de ces quatre instructions d'indexation, une cinquième est utilisée :

D.1.5 Instruction "FIN"

Cette instruction arrête le fonctionnement de l'automatisme ; elle se présente sous la forme :

digits	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
contenus	0	1	1	1	1	0	0	0	0	0	0	0	Ø	Ø	Ø	Ø

D-2 Programmation

Le fonctionnement de l'automatisme est basé sur l'incrémentation de l'adresse après chaque utilisation d'un mot parune interface. Dans ce cas, chaque commande des appareils constituant une expérience est branchée sur une interface appropriée. Le comparateur de chaque interface est programmé en affichant un mot à l'aide de ses 16 inverseurs. Ce mot ne devra contenir aucun des caractères des instructions "P", "Q", "R". De ce fait, si les mots des interfaces sont disposés en mémoire à partir de l'adresse n°1 et à la suite les uns des autres dans l'ordre permettant le fonctionnement des interfaces à tour de rôle, une suite de travaux correspondant à un processus d'expérimentation est ainsi effectué. L'instruction "FIN" sera le dernier mot du programme.

Pour entrer une instruction dans la mémoire, deux moyens sont employés en fonction de l'un ou de l'autre des deux types de mémoires utilisées.

D.2.1 Lecteur de cartes

L'utilisation d'une perforatrice de cartes DCB ou EBCDIC permet de perforer digit par digit en employant les touches suivantes :

digits	1	2	3	4	5	6	7	8	9	10	11	12
touches	+	-	0	1	2	3	4	5	6	7	8	9

Les instructions "P", "Q" et R sont perforées par les touches "P", "Q" et "R" respectivement.

Il est a remarquer que, pour l'instruction "Q", les digits de 3 à 10 sont utilisés pour inscrire le nombre d'incrémentations d'adresses en binaire. Dans la configuration choisie, les chiffres de 0 à 7 (DCB ou EBCDIC) représentent les puissances de 2 du nombre binaire correspondant aux incrémentations.

D.2.2 Matrice à diodes

Toutes les instructions ou mots sont affichés à leurs adresses respectives en introduisant les diodes montées dans des broches dans les emplacements correspondant de la matrice. Le premier mot d'un programme est toujours placé à l'adresse n°1.

D-3 Lancement d'un processus

La face avant de l'unité centrale comporte les commandes suivantes :

- Lecteur de cartes
  - . ouvert : permet d'introduire ou d'ôter une carte IBM du lecteur de cartes ;
  - . fermé : permet d'immobiliser une carte à l'intérieur du lecteur. Ainsi, celui-ci est prêt à l'usage.
- Auto - Manu : "AUTOmatique", lie l'unité centrale aux interfaces et permet ainsi au processus de se dérouler
  : MANUel", sépare l'unité centrale des interfaces. Ceci arrête le processus à l'interruption de fin de travail (IT) suivante.
- Marche - Arrêt : commande de l'alimentation par le secteur.
- RAZ adresses : remise à zéro de l'adresse mémoire.
- Initialisation : place des circuits de l'automatisme dans les positions normales de fonctionnement.
- Ordre initial : niveau d'initialisation de l'adresse.
- Avance 1/1 : décalage des adresses une par une.
- Avance 12/12 : décalage des adresses douze par douze.
- IT_1 : signal manuel de fin de travail (incrémente l'adresse).
- IT_2 : signal manuel de sécurité (arrête le processus).
- Pilote
  - . oui : l'échantillonnage des mots présents sur la ligne omnibus est opéré.
  - . non : l'échantillonnage n'est pas opéré.

Après écriture du programme en mémoire (carte ou matrice) les commandes suivantes sont à effectuer :

- Marche

. mettre ensuite sous tension les interfaces, puis les unités périphériques constituant le matériel expérimental. Monter les bandes magnétiques, etc ...

- Manu
- RAZ adresses
- Initialisation
- Ordre initial et en même temps :
- Avance 1/1 et avance 12/12
- Pilote sur OUI
- Auto

Le processus est lancé.

D-4 Pré-traitement des données biparamétriques

Depuis plusieurs années, des spectres de rayons γ émis après la capture neutronique sont étudiés dans les résonances. Pour chaque événement, deux paramètres sont enregistrés : l'énergie du neutron incident et l'énergie du rayon γ émis. Les supports de ces enregistrements sont des bandes magnétiques de 16 pistes. Les informations issues des spectromètres sont inscrites sur 12 pistes. Des quatre pistes restantes, une est réservée à la parité et les trois autres au type des données (énergie du rayon γ ou énergie du neutron). Chaque information biparamétrique est inscrite sur deux mots consécutifs sur la bande magnétique. Le pré-traitement de ces données consiste à collecter, résonance par résonance, les spectres de rayons γ correspondants. Le système destiné à opérer ce pré-traitement est représenté sur la figure n°30. L'unité centrale, par l'intermédiaire des interfaces "lecture" et "rebobinage" commande l'unité de bande magnétique de 16 pistes. L'aiguilleur sépare les informations "énergie γ" et "énergie neutron". Les premières sont dirigées vers une mémoire de 4K mots (BM 96) alors que les secondes sont traitées par un conditionneur dont le rôle est de sélectionner la résonance choisie. Cette résonance est comprise entre deux énergies qui sont affichées sur le conditionneur par les interfaces "condition haute" et "condition basse". Si une information "énergie neutron" est comprise dans la résonance choisie, un signal "pilote" autorise l'accès en mémoire de l'information "énergie γ" correspondante. A la fin de l'accumulation du spectre γ dans la résonance choisie, l'interface "liaison CAE 510" met en liaison la mémoire (BM 96) et le calculateur. Celui-ci opère la transcription des données en mémoire sur des bandes de 7 pistes compatibles avec le système IBM.

D.4.1 Programme

Le pré-traitement des données consiste donc à lire une bande magnétique en n'accumulant dans la mémoire (BM 96) que les données du spectre γ comprises dans la résonance choisie. A chaque lecture de la bande un nouveau spectre γ, correspondant à une nouvelle résonance, peut être accumulé dans la mémoire. A la fin de chaque lecture, le calculateur CAE 510, transcrit sur une bande de 7 pistes, les spectres γ.

Pour ce faire, le programme doit opérer, dans l'ordre,les commandes suivantes :

- afficher la première condition basse,
- afficher la première condition haute,
- lire la bande,
- rebobiner la bande,
- relier le calculateur à la mémoire afin d'effectuer la transcription,
- afficher la condition basse suivante etc...
- relier le calculateur à la mémoire afin d'effectuer la transcription du dernier spectre,
- rebobiner.

D.4.2 Ecriture du programme

Il est convenu, pour plus de clarté, de représenter les mots, le rang des digits allant croissant de la gauche vers la droite. La signification des digits dans les mots des conditions basse ou haute est la suivante :



Le programme est écrit comme suit :

Adresses	Instructions	Mots
1	"Q" + 80	0 1 0 0 0 0 1 0 1 0 1 0
'		
'		
'		
'		
'		
54	"Lecture"	0 1 1 0 0 0 0 0 0 0 0 0
55	"Rebobinage"	0 0 0 1 1 0 0 0 0 0 0 0
56	Liaison CAE 510	0 0 0 0 0 1 1 0 0 0 0 0
57	"R"	0 1 0 0 0 0 0 0 0 0 0 1
'		
'		
'		
'		
'		
81	1ère condition basse (paire)	1 Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø 0 0 Ø
82	1ère condition haute (impaire)	1 Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø 1 0 Ø
83	2ème condition basse (paire)	1 Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø 0 0 Ø
84	2ème condition haute (impaire)	1 Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø 1 0 Ø
'		
'		
'		
'		
'		
'		
n	dernière condition basse (paire)	1 Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø 0 0 Ø
n + 1	dernière condition haute (impaire)	1 Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø 1 0 Ø
n + 2	"FIN"	0 1 1 1 1 0 0 0 0 0 0 0 0 0 Ø



Carte "PROGRAMME"

Chapitre E

INTERFACE D'ORGANISATION DU DEROULEMENT DES TRAVAUX

Le système tel qu'il est défini dans les chapitres précédents utilise un mot programme de 12 ou 16 bits dont les possibilités d'adressage d'interface sont très grandes malgré les contraintes dues aux indexations. Ces grandes possibilités vont de pair avec un inconvénient : pour déclencher un travail, il faut attendre la fin du travail précédent. Quand plusieurs travaux peuvent s'effectuer simultanément, il en découle une perte de temps qui est fonction de leur durée et de leur nombre.

Pour remédier à cet inconvénient, nous avons étudié une interface qui autorise le recouvrement de travaux et permet alors d'attendre que tout ou partie de ces travaux soient terminés pour continuer le déroulement du programme.

Dans ce but, nous avons été amené à définir deux signaux : une interruption (IT) représentative du début d'un travail et un acquittement (acq^t.) représentatif de la fin d'un travail.

Un mot programme de 12 bits a également été défini, sa structure est la suivante :

Bit n° 1 : Il identifie un mot de donnée (1) ou un mot de programme (0)

Bits de 2 à 5 : Ils contiennent le code adresse des interfaces de programme (16 travaux).

Bits 6 et 7 : Le contrôle du déroulement des travaux est effectué par quatre circuits contrôlant chacun quatre travaux au maximum. Les digits 6 et 7 permettent le choix de ces circuits.

Correspondance :	Bit 6	Bit 7	Travaux n°
	0	0	1 à 4
	0	1	5 à 8
	1	0	9 à 12
	1	1	13 à 16

Bits de 8 à 11 : Ils identifient dans un groupe de quatre travaux quels sont ceux dont on attend la fin pour continuer le processus.

Bit 12 : Parité

Dans le cas où l'on affiche le programme sur la partie de la mémoire qui contient des mots de 16 bits, les quatre bits supplémentaires augmentent le nombre d'interfaces adressables en liaison avec les bits de 2 à 5.

E-1 Principe général de fonctionnement

Le système d'organisation du déroulement des travaux est relié à chaque interface de manière à enregistrer son adressage (IT de début de travail). Des liaisons contrôlant la fin des travaux (acq^t.) sont effectuées soit à partir des interfaces, soit à partir des appareils commandés.

Lorsqu'un mot programme se présente sur la ligne omnibus, les digits adressent, après échantillonnage, une interface ; un travail est déclenché. Si l'on veut que plusieurs travaux soient déclenchés sans attendre qu'un autre soit terminé (déclenchement de travaux simultanés) les bits de 6 à 11 seront à zéro. Si l'on veut, au contraire, attendre pour continuer le processus la fin de certains travaux on affichera, d'une part, sur les digits 6 et 7 le numéro du circuit qui contrôle ces travaux et, d'autre part, sur les digits de 8 à 11 le ou les travaux dont la fin est attendue.

Lorsque toutes les attentes ont été satisfaites, un signal d'acquittement général est envoyé à l'automatisme pour déclencher la séquence suivante du programme.

Les indexations "P", "Q" et "R" fonctionnent à l'aide de mots dont les caractéristiques ne correspondent pas à celles définies pour le fonctionnement du système d'organisation du déroulement des travaux. Le mot " K " précède dans la mémoire chaque mot "P", "Q" ou "R" et permet de ne tenir compte que du résultat des indexations.

E-2 Fonctionnement (Fig. 31)

Le système d'organisation des travaux est constitué principalement de quatre comparateurs à 4 bits et d'une logique qui traite les mots de données et d'indexation .

Des bascules attaquées par les signaux d'interruption (IT) et d'acquittement ($acq^t.$) permettent de connaître à tout moment si un travail est déclenché, en cours ou terminé. Des voyants visualisent la position de ces bascules. Chaque comparateur contrôle l'identité entre les positions des bascules d'entrée et les bits de 8 à 11. Cette identité est vérifiée quand tous les travaux dont on attend la fin sont terminés.

Pour exécuter un recouvrement des travaux, les bits de 8 à 11 devront être à zéro. Les entrées B_1, B_2, B_3 et B_4 du comparateur sont alors mises à zéro par l'intermédiaire des circuits " ET " ; l'identité est réalisée. Un signal géré par les bits 6 et 7 est alors émis et va être traité.

Dans le cas où l'on attend la fin du travail que l'on vient de déclencher, le mot de la ligne omnibus contient, selon le choix des branchements des signaux IT et $Acq^t.$, l'un des bits 8, 9, 10 ou 11 à un. Du fait de l'initialisation préliminaire des circuits, les entrées du comparateur B_1, B_2, B_3, B_4 correspondent aux bits de la ligne omnibus ; on obtient un signal de comparaison à la sortie du comparateur. La bascule n° 1 bloque cette information. Après 250 ms le pilote de l'automatisme échantillonne l'interface adressée qui émet un signal IT qui est appliqué à la bascule correspondant au bit affiché sur la ligne omnibus. La bascule correspondante est commandée ; il n'y a plus comparaison. La sortie du comparateur est à zéro. Le pilote retardé commande alors la bascule n° 1. Le " ET " correspondant à la sortie de cette bascule devient ainsi " passant ". Le système est alors dans une phase stable d'attente. A la fin du déroulement du travail en cours, un signal $Acq^t.$ commande la bascule qui, dans le cycle antérieur, a reçu le signal IT de ce même travail. La comparaison est alors établie. Le signal du comparateur peut donc attaquer une mise en forme qui émet un signal d'acquittement général et remet la bascule n° 1 à zéro. Le système est prêt à recevoir un nouveau mot.

Le fonctionnement est identique si l'on attend jusqu'à quatre fins de travaux. On affiche alors un 1 sur les bits 8, 9, 10 ou 11 correspondant aux bascules qui suivent le déroulement des travaux dont on attend la fin.

L'organisation des mots de donnée, à part le bit n° 1 à un, possède une structure indifférente ; ils ne seront donc pas analysés par le traitement des travaux.

A la suite d'un de ces mots le système devra créer un signal d'acquittement général.

De plus le temps d'affichage des données sur les interfaces et les matériels utilisés est très court (quelques ms dans l'exemple présenté) ; il ne nous a donc pas paru utile de créer un circuit qui aurait permis d'économiser quelques millisecondes sur des durées de travaux de l'ordre de quelques minutes. Dans ce cas le niveau du bit n° 1 est appliqué par l'intermédiaire de mélangeurs au "ET" commandé par la bascule n° 1. Le pilote d'échantillonnage retardé autorise l'émission d'un signal d'acquittement général.

Pour chacune des indexations "P", "Q" ou "R", deux pilotes d'échantillonnage sont émis. Le premier déclenche l'indexation, le second l'échantillonnage du résultat de l'indexation. Le système d'organisation du déroulement des travaux ne doit pas traiter les mots des indexations car l'avance ou le branchement d'adresse de l'automatisme pourrait alors être soumis à deux commandes simultanées du fait d'une identité possible entre le mot d'indexation et l'état des bascules d'entrée, ce qui est incompatible avec le bon fonctionnement du système. Le décodeur "K", à condition que le mot ne soit pas une donnée (bit n° 1 à zéro), détecte le mot "K" (BCD ou EBCDIC). L'échantillonnage commande la bascule n° 1 à un, la bascule n° 2 est alors commandée bloquant ainsi la commande de la bascule n° 1. La détection du mot " K " et le positionnement de la bascule n° 1 autorise l'émission d'un signal d'acquittement général. Le pilote de l'indexation est bloqué et ne peut commander la bascule n° 1. Après un certain temps il commande la bascule n° 2, permettant ainsi la commande de la bascule n° 1. Le pilote suivant (résultat de l'indexation) sera donc traité normalement.

E-3 Branchement

Chaque bascule d'entrée " suit " le déroulement d'un seul travail. Il convient donc de brancher les signaux IT et Acq^t d'une même interface sur les entrées d'une même bascule. Par exemple une interface représentative d'un travail particulier aura son IT et Acq sur les entrées IT_8 et Acq^t_8 respectivement. La sortie de l'acquittement général est branchée à l'entrée acquittement de l'automatisme.

E-4 Programmation

Plusieurs règles de base sont à observer :

- A l'adresse précédant chaque indexation "P", "Q" ou "R" doit être inscrite la lettre "K". De ce fait les indexations ont les mêmes caractéristiques avec ou sans traitement du déroulement des travaux.

Structure du mot :



- L'indexation sur l'imparité des mots n'utilise pas de pilote ; il convient donc de ne pas inscrire la lettre "K" avant chaque mot impair.

- A chaque mot la parité doit être respectée.

Pour plus de clarté, l'exemple de programmation décrit dans le chapitre D.4.1 a été repris de manière à effectuer, à l'aide du traitement du déroulement des travaux, la liaison CAE 510 et le rebobinage rapide simultanément. Le support de ce programme est une carte IBM (fig. ci-contre).

Les codes adresse affichés sur les interfaces "lecture", "liaison CAE 510" et "rebobinage" sont respectivement représentés par les mots des adresses 54, 55 et 56. Dans ce cas les bits 13, 14, 15 et 16 sont à zéro.

E.4.1 Déroulement du programme

Les données sont situées dans la mémoire aux mêmes emplacements que dans l'exemple du chapitre D.4.2, c'est-à-dire à partir de l'adresse 81.

A la suite de la lettre "K" de l'adresse 1 est placé le mot de l'indexation "Q" qui va ajouter 79 adresses à l'adresse 2. La première condition basse située à l'adresse 81 est sélectionnée. Le mot de donnée est pair ; l'automatisme sélectionne l'adresse suivante (82). La première condition haute est sélectionnée, son mot est impair. L'indexation sur l'imparité placera donc le système à son adresse de base (54). Là est le mot qui déclenche la lecture de la bande magnétique et place le système de traitement du déroulement des travaux en attente de la fin de la lecture (IT5 et $Acq^{t}._{5}$, décodeur 01). La lecture terminée l'adresse est augmentée de 1. A l'adresse 55 la "liaison CAE 510" est établie. Sans attendre le décodage opéré par le calculateur CAE 510, le système passe sur l'adresse suivante. Le rebobinage est déclenché mais on attend que le décodage ait eu lieu et que le rebobinage de la bande magnétique soit terminé pour utiliser l'indexation "R" (adresse 58) qui est précédée de la lettre "K" (adresse 57) qui adresse la deuxième condition basse et ainsi de suite jusqu'au mot "fin" situé à la suite de l'adresse de la dernière condition haute.

Chapitre F

EXEMPLE D'ETUDES MENEES A PARTIR DU PROGRAMME

Les pré-traitements de différentes expériences (VIII-IX) ont été effectués à l'aide du programme décrit dans le chapitre précédent ; en particulier, l'étude des spectres de rayons γ émis dans les résonances de l'or après la capture radiative neutronique (X). On a pu ainsi préciser l'intensité, l'énergie, la parité et le spin des premiers niveaux excités de ^{198}Au.

La mesure a été faite auprès de l'accélérateur linéaire utilisé comme source de neutrons pulsée. L'échantillon étudié, une plaque d'or de 100 cm^2 pesant 3,860 kg, est placé dans le faisceau de neutrons à 13 m de la source de neutrons. Les rayons γ émis après la capture d'un neutron par l'échantillon sont détectés au moyen d'une diode au Ge(Li). Les informations fournies par ce détecteur sont analysées simultanément par un codeur de temps et un codeur d'amplitude. Le temps d'arrivée de l'impulsion (par rapport à un temps origine connu) est en effet le temps de vol du neutron capturé, donc une mesure de l'énergie du neutron ; l'amplitude du signal, d'autre part, est proportionnelle à l'énergie du rayon γ émis. Chaque capture détectée se traduit donc par une information "temps - amplitude" qui est inscrite sur une bande magnétique sous forme de deux mots de 12 digits. Les informations étant écrites dans l'ordre de leur arrivée, la première phase du dépouillement va être de les classer suivant certains critères. Cette opération nécessite une ou plusieurs lectures de la bande et l'utilisation d'un bloc mémoire dans lequel se fera le classement.

La première opération a pour but de repérer les résonances. Pour cela il suffit de transmettre au bloc mémoire, par l'intermédiaire d'un conditionneur Intertechnique AP 22, les informations "temps" sans tenir compte des informations "amplitude". Le bloc mémoire interprète les informations qu'il reçoit comme des adresses de mémoires au contenu desquelles il doit ajouter 1. On obtient ainsi la courbe de temps de vol qui est montrée sur la figure A où apparaissent les différentes résonances neutroniques. A partir de cette courbe, il est possible de délimiter chaque résonance et aussi de trouver des zones de temps de vol exemptes de résonances et dans lesquelles on pourra mesurer le bruit de fond. L'opération suivante peut alors s'éxécuter : le conditionneur est réglé de manière à ne transmettre au bloc mémoire que les informations "amplitude" associées à des informations "temps" comprises entre deux limites choisies comme on l'a indiqué plus haut. On enregistre ainsi dans le bloc mémoire le spectre d'amplitude des rayons γ dans une résonance bien déterminée (ou dans une zone de bruit de fond) au prix d'une lecture totale de la bande magnétique. Les différentes limites étant fournies au système sous forme de données, celui-ci enchaîne automatiquement les lectures successives. La partie supérieure des spectres ainsi obtenus est montrée sur la figure B pour quelques résonances de spin 2 et sur la figure C pour quelques résonances de spin 1. Dans le cas de l'or, ces spectres présentent un grand nombre de raies qui émergent d'un fond continu et sur lesquelles va porter l'essentiel du dépouillement ultérieur.

De la position et de la surface des raies, on a déduit l'énergie et l'intensité des transition (tableau I). Les variations des valeurs moyennes des largeurs radiatives partielles en fonction de l'énergie des rayons γ (figure D) ont permis d'attribuer la multipolarité des transitions. En effet, cette figure montre l'existence de deux groupes de résonances nettement séparés. Ceci correspond à des ensembles de multipolarités différentes (XI) L'ensemble supérieur représente très probablement des transitions du type E_1 car il comprend la transition aboutissant à l'état fondamental 2^- qui est connue comme telle. L'ensemble inférieur englobe des transitions qui alimentent les niveaux à 729,3 keV et à 867,6 keV supposée respectivement 0^+ et 3^+ (établi dans la suite de l'étude). La première est présente dans les résonances 1^+ et la seconde dans les résonances 2^+. Les parités de l'état initial et de l'état final étant les mêmes, ces transitions sont du type M1. Il s'ensuit que l'ensemble inférieur des largeurs radiatives partielles correspond à des transitions du type M1.

La connaissance de l'énergie et de la multipolarité de la transition

des rayons γ ainsi que la connaissance des spins de résonance déduite de l'étude des raies de basse énergie (tableau II) permet de construire un schéma des premiers niveaux excités (figure E). La parité de tous les niveaux a été établie. Il n'en est pas de même dans l'étude des spins car les règles de sélection ne conduisent à une détermination unique du spin que pour certains niveaux ; dans la plupart des cas elles ne font que limiter le spin à deux valeurs également compatibles.

Chapitre G

CONCLUSION

L'automatisme séquentiel programmé (figs. 32 et 33), sans l'adjonction de l'interface de traitement du déroulement des travaux, est sensible à tous les signaux d'acquittement des matériels qui lui sont liés et cela même s'ils ne sont pas utilisés dans le programme. Après association du système de traitement du déroulement des travaux avec l'automatisme, seuls les signaux provenant des appareils commandés sont efficaces. Ceci permet d'utiliser manuellement tous les appareils hors du programme en cours et donne une bonne fiabilité de fonctionnement.

Le choix du type d'indexation combiné avec l'utilisation de l'interface de traitement des travaux confère à l'ensemble une souplesse de fonctionnement comparable à celle d'un mini ordinateur organisant les mêmes travaux.

Le prix de revient de cet automatisme est d'environ 14000 F. Cette somme est à comparer au prix des 50 minutes d'utilisation de l'ordinateur IBM 360/91 nécessaires pour classer les données (4096 séries de 4096 ex.) d'une seule bande magnétique de 16 pistes soit 5000 F environ. A l'heure actuelle plus d'une trentaine de ces bandes ont été traitées à l'aide de l'automatisme. Son coût est donc très largement amorti. Du fait du très faible prix de revient du pré-traitement, l'avenir des expériences à caractère multiparamétrique dans le groupe semble assuré.

BIBLIOGRAPHIE

I - P. Naslin, Circuits logiques et automatismes à séquences, Ed. Dunod, 1970.

II - P. Debraine, Techniques binaires. Applications aux automatismes et aux machines de traitement de l'information. Vol. 1 & 2, Faculté des Sciences de Paris, Orsay 1963-1964.

III - A. Petitclerc, Traité des ordinateurs, tome 1 & 2, ed. Dunod, 1970.

IV - M. Milsant, Automatismes à séquences, Ed. Eyrolles, 1971.

V - C. Polgard, Technique de l'emploi des relais, Ed. Eyrolles, 1964.

VI - R.L. Vallée, Analyse binaire, vol. 1 & 2, Masson et Cie, 1970.

VII - J. Lagasse, logique combinatoire et séquentielle. Maîtrise d'E.E.A. C3. Automatique, Ed. Dunod Université 1971.

VIII - J. Trochon, Etude des propriétés des rayons γ de pré-fission. Communication privée.

IX - D. Shackleton et J. Fréhaut, Etude de l'isomère de fission de ^{236}U. Communication privée.

X - A. Lottin et A. Jain, Etude des spectres de rayons γ émis dans les résonances de l'or après la capture neutronique. Centre d'Etudes Nucléaires de Saclay. A paraître.

XI - A. Lottin et D. Paya, Etude des spectres de rayons γ émis après la capture de neutrons de résonance par les isotopes de l'antimoine, J. Phys., 1971, 32, 849.

LEGENDES DES FIGURES

Fig. A - Nombre de rayons γ détectés en fonction du temps de vol des neutrons incidents.

Fig. B - Spectre des rayons γ émis de 5,2 MeV à 6,5 MeV dans quelques résonances de spin 2^+ de ^{197}Au.

Fig. C - Spectre des rayons γ émis de 5,2 MeV à 6,5 MeV dans quelques résonances de spin 1^+ de ^{197}Au.

Fig. D - Variations de $\langle \Gamma_{\gamma i} \rangle$ en fonction de l'énergie pour les transitions de ^{198}Au. La moyenne a été calculée sur l'ensemble de 18 résonances sauf pour les transitions à 5645,8 keV et 5784,1 keV (barres d'erreur en pointillés).

Fig. E - Schéma de niveaux de ^{198}Au. Les énergies sont indiquées en keV.

Fig. 1 - Déroulement d'un programme.

Fig. 2 - Organisation générale.

Fig. 3 - Programme séquentiel.

Fig. 4 - Indexations.

Fig. 5 - Automatisme séquentiel programmé. Synoptique générale.

Fig. 6 - Unité centrale.

Fig. 7 - Matrice de décodage.

Fig. 8 - Traitement des interruptions (IT) - (diagramme).

Fig. 9 - Indexation "Q" (diagramme)

Fig.10 - Indexation sur l'imparité (diagramme)

Fig.11 - Indexation "R" (diagramme).

Fig.12 - Indexation "P" (diagramme).

Fig.13 - Elément de matrice de décodage.

Fig.14 - Matrice de décodage.

Fig.15 - Registre d'adresses.

Fig.16 - Registre à décalage.

Fig.17 - Registre de sortie des mots.

Fig.18 - Sortie omnibus.

Fig.19 - Indexation "Q" (diagramme).

Fig.19bis - Logique de l'indexation "Q".

Fig.19ter - Comparaison de l'indexation "Q".

Fig.20 - Pilote - Générateur.

Fig.21 - Traitement des interruptions.

Fig.22 - Adresse sur imparité.

Fig.23 - Registre "R".

Fig.24 - Sélection.

Fig.25 - Indexation "P".

Fig.26 - Indexation "R".

Fig.27 - Indexation sur l'imparité.

Fig.28 - "Fin".

Fig.29 - Interface périphérique.

Fig.30 - Système de pré-traitement.

Fig.31 - Traitement du déroulement des travaux.

Fig.32 - Automatisme séquentiel programmé - Face avant.

Fig.33 - Automatisme séquentiel programmé - Vue générale.

LEGENDES DES TABLEAUX

Tableau 1 : Intensité des raies γ dans les résonances de ^{197}Au. L'erreur minimale est de l'ordre de 0,1 dans la résonance à 4,9 eV, 0,5 dans celles à 46,5 eV, 163 eV, 209 eV et 0,25 dans les autres.

Tableau 2 : Spin des résonances de ^{197}Au.

Tableau II

N°	E (keV)	E_{exc} (keV)	I_{γ_i} (photons pour 100 neutrons capturés)																		Transition	J^π
			4.9eV	46.5eV	58.1eV	60.2eV	78.4eV	107eV	122eV	144eV	151eV	163eV	165eV	190eV	209eV	240eV	252eV	274eV	293eV	355eV	400eV		
1	6513.4	0	1.76		1.17	2.52	3.42	1.88			0.47				4.96				2.54	0.87		E1	2^-
2	6457.9	55.5	3.91		1.03	1.28		0.72		0.96	1.54		0.49				1.28	2.30		0.60	0.74	E1	1^- 2^-
3	6422.9	90.5			0.85					2.61				0.79			1.08					E1	0^-
4	6319.6	193.8	3.85		0.42	4.61					0.53	1.46	0.54	1.55	3.60	0.72	1.44				0.77	E1	1^- 2^-
5	6276.9	236.5	2.26		0.96			1.35					3.74		3.98	1.23					0.95	E1	1^- 2^-
6	6264.8	248.6							1.39				3.40	1.08				1.49	0.55	1.31	1.72	E1	1^- 2^-
7	6252.8	260.6	7.82	2.98		0.76		0.79	1.51		0.73			1.34		2.36	4.14		1.58			E1	1^- 2^-
8	6185.8	327.6	0.15	5.51	0.72	3.91	0.48		0.51		1.37				2.42				0.80			E1	1^- 2^-
9	6173.2	340.2	0.17				1.20			3.68				2.59	2.72						2.57	E1	1^- 2^-
10	6166.0	347.4	0.25		4.73	1.36	1.99	2.76					0.96		3.82	0.88				1.56		E1	1^- 2^-
11	6152.5	360.9	0.52			1.02	1.39						0.77	0.64			1.09			2.59	1.90	E1	1^- 2^-
12	6145.4	368.0	1.16	3.24	6.34		1.64	2.23	3.02	9.16	1.41	5.15	5.37	1.21		2.25		1.58	0.74		1.06	E1	1^- 2^-
13	6130.9	382.5	0.53																0.30			M1	1^+
14	6116.0	397.4	0.40					0.61													1.16	M1	1^+
15	6107.0	406.4	2.35				1.22	1.01			0.51				2.20	1.70	2.17	3.79	1.21		2.38	E1	1^- 2^-
16	6059.9	453.5	0.25	1.69		3.52		2.05	0.74		1.96			1.85	3.38	3.53	1.05					E1	1^- 2^-
17	6017.0	496.4	0.46		1.64		0.30			1.42	0.42	1.00	1.00						3.42			E1	1^- 2^-
18	6010.5	512.6						0.95	0.90		0.66							2.13		4.52		E1	3^-
19	5993.8	529.6	2.30			1.56		0.89					2.08		2.76	4.03			0.49		3.16	E1	3^-
20	5984.1	549.3													3.34				1.86			M1	1^+
21	5941.0	572.4	0.21		0.65	1.00		2.53						1.09					1.19	1.98	3.24	E1	1^- 2^-
22	5892.3	631.1	1.33	1.31	0.89	0.88		0.70	0.65	2.24				1.32				2.14				E1	1^- 2^-
23	5832.1	674.3	0.34					2.23														M1	1^+
24	5809.5	703.9		1.11	2.25	2.29	4.02	4.42	2.98		3.65	2.18	1.26	2.07		1.14			1.14		1.51	E1	1^- 2^-
25	5734.1	729.3					1.24							0.58								M1	0^+
26	5746.3	747.1		1.84				3.28		2.23		0.96		0.72	2.60	0.97					1.06	E1	1^- 2^-
27	5723.5	789.9	0.93	2.22	1.77		0.42	2.14		0.86	1.49							1.17	1.07	2.98	1.32	E1	1^- 2^-
28	5710.5	802.9	1.53	1.48		3.88	0.58					1.27	1.34	0.61					1.46			E1	1^- 2^-
29	5660.7	832.7	0.59	2.08																		M1	1^+ 2^+
30	5645.8	867.6	0.18					1.12	0.89						3.14				0.56			M1	$(3)^+$
31	5617.2	896.2	0.54			0.69	1.29				1.72		1.35	1.08			4.93		1.39	1.78		E1	1^- 2^-
32	5594.2	919.2	1.16		5.40	0.61	0.48	1.84			2.61	4.75	2.48	0.70		1.55	3.65		0.65	1.62	3.59	E1	1^- 2^-
33	5581.2	932.2		1.32			0.81			0.99				1.05			2.91					E1	0^-
34	5554.1	959.3	0.18		2.25	2.00		2.27	0.77				0.69				1.19		0.37			E1	1^- 2^-
35	5536.2	977.2	0.70														0.88					M1	1^+
36	5525.0	988.4	1.87					0.97	0.68		0.54					0.71			1.95			E1	3^-
37	5513.0	1000.4	0.22			1.11		0.70			2.62	1.89							4.30			E1	1^- 2^-
38	5492.0	1021.4	0.46	1.92			0.43		3.03		0.70											E1	1^- 2^-
39	5474.0	1039.4								1.07	1.04			0.80		0.94			0.77	2.55		E1	1^- 2^-
40	5464.5	1048.9	0.28		1.21		2.56	1.47	1.09	1.04	0.90		0.58					1.34			1.32	E1	1^- 2^-
41	5419.5	1093.9	0.43			0.84					0.58											M1	1^+
42	5400.8	1112.6			2.86		0.50	0.67	1.80		1.40		0.53			0.67			2.90			E1	1^- 2^-
43	5385.8	1127.6	0.61		1.93			1.11	1.00		0.46	1.17										E1	1^- 2^-
44	5366.6	1148.8						0.89					0.62	1.07								M1	1^+ 2^+
45	5354.7	1164.7	1.34						1.04			1.99	0.68				3.07	4.68			1.04	E1	1^- 2^-
46	5340.1	1173.3						1.72		3.04						1.38	3.22	2.20				E1	1^- 2^-
47	5317.0	1204.5	0.97					2.31	2.14				0.68			0.81	0.93					E1	1^- 2^-

Energie (eV)	Asghar	Julien	Trochon	ce travail
4.9		2		
46.5				(1)
58.1		(1)		1
60.2	2	2	2	
78.4	1	(1)	1	-
107	2	(2)		
122				2
144		(1)		1
151	2	2	2	
163	1	1	1	
165		(2)		2
190		1	1	
209				(2)
240	2 .	2	2	
262	1	1		
274				2
293	2	2		
355	(1)	2		
400	(2)			2

Tableau II


N
2000
1500
1000
500
0
50
75
100
125
TEMPS DE VOL (μs)
$^{197}Au(n,\gamma)^{198}Au$
400
371-380
355
329-331
293
274
262
240
209
190
165
163
151
144
122
107
78.4
60.2
58.1
46.5

FIG. A


N
2500
2000
1500
1000
500
0
197Au
4.9 eV
47 45 43 41 38 36 35 32 31 30 29 28 27 23 22 21 19 17 16 15 12 11 10 9 7 5 4 2 1
N
300
200
100
0
60.2 eV
41 37 34 32 31 28 24 22 21 19 16 11 10 8 7 4 2 1
N
250
200
150
100
50
0
107 eV
47 46 43 42 40 37 36 34 33 32 30 27 26 24 23 22 21 19 18 16 15 12 10 7 5 2 1
N
200
150
100
50
0
151 eV
43 42 41 40 39 37 36 32 27 26 24 18 17 16 15 12 8 7 4 2 1
5500
6000
6500
Eγ (keV)

Fig. 3



FIG. 6



FIG. D


6 513,4
6 457,9
6 422,9
6 319,5
6 276,9
6 264,8
6 252,8
6 185,8
6 173,2
6 166,0
6 152,5
6 145,4
6 130,9
6 110,0
6 107,9
6 059,9
6 017,0
6 000,5
5 983,8
5 964,1
5 941,0
5 882,3
5 839,1
5 809,5
5 784,1
5 768,3
5 723,5
5 710,5
5 680,7
5 645,8
5 617,2
5 584,2
5 581,2
5 554,1
5 538,2
5 523,0
5 511,0
5 492,0
5 474,0
5 464,5
5 419,5
5 400,8
1 112,6
1093,9
1048,9
1039,4
1021,4
1000,4
988,4
977,2
959,3
932,2
919,2
896,2
867,6
832,7
802,0
789,9
747,4
729,3
703,9
674,3
631,1
572,4
549,3
529,6
512,6
496,4
453,5
406,4
397,4
382,5
368,0
360,9
347,4
340,2
327,6
260,6
248,6
236,5
193,6
90,5
55,5
0
1⁻ 2⁻
+
1⁻ 2⁻
1⁻ 2⁻
1⁻ 2⁻
1⁻ 2⁻
3⁻
+
1⁻ 2⁻
0⁻
1⁻ 2⁻
1⁻ 2⁻
(3)⁺
1⁺ 2⁺
1⁻ 2⁻
1⁻ 2⁻
1⁻ 2⁻
0⁺
1⁻ 2⁻
+
1⁻ 2⁻
1⁻ 2⁻
+
3⁻
3⁻
1⁻ 2⁻
1⁻ 2⁻
1⁻ 2⁻
+
+
1⁻ 2⁻
1⁻ 2⁻
1⁻ 2⁻
1⁻ 2⁻
1⁻ 2⁻
1⁻ 2⁻
1⁻ 2⁻
1⁻ 2⁻
0⁻
1⁻ 2⁻
2⁻

^{198}Au

FIG. E



Fig. _ 1 _ DEROULEMENT D'UN PROGRAMME



Fig._2_ ORGANISATION GENERALE

Fig._3_ PROGRAMME SEQUENCIEL




Fig._4_ INDEXATIONS
Indexation Q
Indexation P
Indexation R
Indexation sur imparite
Les donnees sont placees
côte à côte dans l'ordre
d'utilisation.
Adressage pas a pas.
Adresse x
Adresse x+1
Adresse x+2
Adresse x+3
Q
Phase 1
Phase 2
Phase 3
Phase 4
R
Sequence 1
Sequence 2
Sequence n
Donnee A
Donnee B
Donnee Z-1
Donnee Z
P
Q
1ere Indexation P
2eme Indexation P
Adresses
1
144


Ligne omnibus
Interruptions
IT
Pilotes
AUTOMATISME
SEQUENTIEL PROGRAMME
Synoptique
Matrice à diodes
Lecteur de cartes
Aiguillage des mémoires
Matrice de decodage 12 x 12
Selecteur
Horloge temps
Visualisation

-Fig.5-



Fig._6_ UNITE CENTRALE



Fig._7_ MATRICE DE DECODAGE



Fig._8_TRAITEMENT DES ACQUITTEMENTS



Fig.— 9— INDEXATION "Q"



Fig._10_ INDEXATION SUR L'IMPARITE



Fig._11_ INDEXATION "R"



Fig._12_ INDEXATION "P"



Fig.-13- MATRICE DE DECODAGE ELEMENT DE (6 x 6)



Fig._14_ MATRICE DE DECODAGE (12 X 12)



Fig._15_ REGISTRE D'ADRESSES



Fig._16_ REGISTRE A DECALAGE



Fig._17_ REGISTRE DE SORTIE DES MOTS



Fig.-18- SORTIE OMNIBUS



Fig._19_ INDEXATION "Q"



Fig.—19 bis — LOGIQUE DE L'INDEXATION "Q"



Fig.—19ter — COMPARAISON DE L'INDEXATION 'Q"



Fig._20_ PILOTE – GENERATEUR



Fig.— 21— TRAITEMENT DES ACQUITTEMENTS



Fig.-22- ADRESSE SUR IMPARITE



Fig._23_ REGISTRE "R"



Fig.- 24 - SELECTION



Fig. – 25 – INDEXATION "P"



Fig.- 26 - INDEXATION "R"



Fig._27_ INDEXATION SUR L'IMPARITE


51
IT 2
PILOTE
53
MOT "FIN"
5 V
0
1
1
24
12
22
11
20
10
18
9
16
8
14
7
12
6
10
5
8
4
6
3
4
2
2
1

Fig._28_"FIN"



Fig.— 29— INTERFACE PERIPHERIQUE



SYSTEME DE DEPOUILLEMENT

FIGURE 30



_ Fig. 31 _ TRAITEMENT DU DEROULEMENT DES TRAVAUX



Fig. 32 - Automatisme séquentiel programmé - Face avant.



Fig. 33 - Automatisme séquentiel programmé - Vue générale.

Vu et approuvé

ORSAY, le 16 octobre 1973

Le Vice-Président du Centre d'Orsay

M. STEINBERG